近日市場(chǎng)研究機(jī)構(gòu)Techinsights對(duì)于三星、SK海力士/Solidigm、美光、KIOXIA/WD、YMTC的200層以上的3D NAND Flash進(jìn)行了對(duì)比分析，發(fā)現(xiàn)三星的垂直單元效率 (VCE，vertical cell efficiency) 是最高的。

傳統(tǒng)的NAND閃存單元采用平面晶體管結(jié)構(gòu)，包括控制柵極（Control Gate）和浮動(dòng)?xùn)艠O（Float Gate）。通過(guò)向單元施加電壓，電子在浮動(dòng)?xùn)艠O中存儲(chǔ)和移除。

多年來(lái)，供應(yīng)商將平面 NAND 的單元尺寸從 120nm 縮小到 1xnm 節(jié)點(diǎn)，使容量增加了 100 倍。然而，當(dāng)單元尺寸達(dá)到了 14nm 的極限，這意味著該技術(shù)不再可擴(kuò)展，由此NAND原廠紛紛轉(zhuǎn)向3D NAND，以實(shí)現(xiàn)超過(guò) 2D NAND 結(jié)構(gòu)的數(shù)據(jù)密度，并能夠在更新一代的技術(shù)節(jié)點(diǎn)上制造。

具體來(lái)說(shuō)，平面 NAND 由帶有存儲(chǔ)單元的水平串組成。而在 3D NAND 中，存儲(chǔ)單元串被拉伸、折疊并以“U 形”結(jié)構(gòu)垂直豎立。實(shí)際上，這些單元以垂直方式堆疊以縮放密度。因此，3D NAND存儲(chǔ)單元有多個(gè)層級(jí)。

3D NAND的層數(shù)描述了堆疊在一起的字線（Word Line）數(shù)量。在這些字線層上切出一個(gè)垂直柱，柱子與每條字線的交點(diǎn)代表一個(gè)物理單元。也就是說(shuō)，每個(gè) 3D NAND 存儲(chǔ)單元都類似于一個(gè)微小的圓柱形結(jié)構(gòu)。每個(gè)微小單元由中間的垂直通道和結(jié)構(gòu)內(nèi)部的電荷層組成，通過(guò)施加電壓，電子可以進(jìn)出絕緣電荷存儲(chǔ)膜，然后讀取信號(hào)。

平面 NAND 在每個(gè)節(jié)點(diǎn)上都減小了單元尺寸，而 3D NAND 則采用了更寬松的工藝，大約在 30nm 到 50nm 之間。3D NAND 內(nèi)存容量的擴(kuò)展主要是通過(guò)添加垂直層來(lái)實(shí)現(xiàn)的，在這種3D NAND結(jié)構(gòu)中，單元密度會(huì)隨著堆棧中層數(shù)的增加而增加。然后，每隔一到兩年，供應(yīng)商就會(huì)從一代技術(shù)遷移到下一代技術(shù)。

根據(jù)研究數(shù)據(jù)顯示，供應(yīng)商平均每代 3D NAND 都會(huì)增加 30% 至 50% 的層數(shù)。而每一代新的芯片將會(huì)增加 10% 至 15% 的晶圓成本。這也使得NAND 的每bit成本能夠平均以每年約20%幅度降低。

現(xiàn)在，超過(guò)200層的TLC NAND 產(chǎn)品已經(jīng)逐漸成為主流，比如三星236層NAND 、SK 海力士 238層NAND、美光 232層NAND 、YMTC 232層NAND。此外還有一些接近200層的廠商，比如鎧俠（KIOXIA）和西部數(shù)據(jù)的 112層/162層NAND 和 Solidigm 的 144層/ 192層 (FG) NAND。

△Techinsights從 SK 海力士 2TB SSD PC811 HFS002TEM9X152N (設(shè)備：H25T3TDG8C-X682) 中提取了 SK 海力士 238L 512 Gb 3D NAND 芯片，該芯片尺寸為 34.56mm2，位密度為 14.81 Gb/mm2。

談到 3D NAND 單元效率，垂直單元效率 (VCE，vertical cell efficiency) 對(duì)于 NAND 單元工藝、設(shè)計(jì)、集成和設(shè)備操作而言非常重要。

隨著堆疊的總柵極數(shù)量的增加，單元 VC（vertical cell）孔高度也會(huì)增加。為了降低 VC 高度和縱橫比，其中一種方法是通過(guò)減少虛擬柵極（dummy gates）、通過(guò)柵極（passing gates）和選擇柵極（select gates）的數(shù)量來(lái)提高垂直單元效率。垂直單元效率可以用總柵極中active cell 的百分比來(lái)定義，也就是用active WL （Word Line）除以集成的總柵極數(shù)來(lái)計(jì)算。垂直單元效率越高，工藝集成度越高，縱橫比越低，整體效率越高。

VCE可定義為活躍單元占總柵極的比例，即Active WL 數(shù)量除以總集成柵極數(shù)量×100%。例如，一個(gè)NAND串由Active WL、通道WL（含dummy WL）和選擇器（源極/漏極）組成。若其包含96個(gè)Active WL和總計(jì)115個(gè)柵極，則VCE為83.5%，計(jì)算方法為96/115×100%。VCE越高，對(duì)工藝集成越有利，能實(shí)現(xiàn)更低的縱橫比和更高的生產(chǎn)效率。

Techinsights發(fā)現(xiàn)，在多代 3D NAND 產(chǎn)品中，三星始終以最高的垂直單元效率領(lǐng)跑行業(yè)。他們最新的多層V-NAND 在前幾代以高效著稱的基礎(chǔ)上，擁有令人印象深刻的垂直單元效率。美光和YMTC也在其產(chǎn)品中展示了強(qiáng)勁的垂直單元效率數(shù)據(jù)，這反映出它們?cè)跍p少虛擬柵極、通過(guò)柵極和選擇柵極數(shù)量方面取得了顯著進(jìn)步，從而優(yōu)化了垂直單元效率。

△3D NAND 垂直單元效率趨勢(shì)

總結(jié)來(lái)看，三星每一代產(chǎn)品的VCE都是最高的，比如采用單層結(jié)構(gòu)的128層是94.1%，176層COP V-NAND是92.1%，236層2nd COP V-NAND是94.8% 。YMTC的232層X(jué)tacking 3.0的VCE是91.7%，美光232層是91%。KIOXIA 162層的VCE稍低一些，為88%。SK海力士238層共有259個(gè)門(mén)，VCE為91.9%，仍然低于三星的236L。