據(jù)產(chǎn)業(yè)鏈最新消息，AI芯片龍頭英偉達(dá)已與臺(tái)積電達(dá)成合作意向，計(jì)劃在其下一代AI計(jì)算芯片中率先采用臺(tái)積電最新研發(fā)的A16制程工藝，預(yù)計(jì)將會(huì)用在未來Feynman架構(gòu)上。這將是由AI應(yīng)用第一次主導(dǎo)臺(tái)積電最先進(jìn)制程。

臺(tái)積電A16制程是繼N3（3nm）、N2（2nm）之后的又一重要技術(shù)節(jié)點(diǎn)，預(yù)計(jì)將在2026年下半年進(jìn)入試產(chǎn)階段，并于2027年實(shí)現(xiàn)大規(guī)模量產(chǎn)。該制程在N2技術(shù)基礎(chǔ)上進(jìn)一步優(yōu)化，采用更先進(jìn)的晶體管結(jié)構(gòu)、高精度光刻技術(shù)與材料創(chuàng)新，旨在提升芯片的能效比、晶體管密度和性能表現(xiàn)。

據(jù)悉，臺(tái)積電位于臺(tái)灣新竹的Fab 20超大晶圓廠正進(jìn)行N2及后續(xù)節(jié)點(diǎn)的建設(shè)，預(yù)計(jì)將成為A16的主要生產(chǎn)基地。

據(jù)臺(tái)積電內(nèi)部資料，臺(tái)積電A16技術(shù)，結(jié)合領(lǐng)先的納米片晶體管及創(chuàng)新的超級(jí)電軌（Super Power Rail，SPR）解決方案以大幅提升邏輯密度及效能。“SPR將供電線路移到晶圓背面，以在晶圓正面釋放出更多訊號(hào)線路布局空間，來提升邏輯密度和效能。SPR也能大幅度降低壓降（IR Drop），進(jìn)而提升供電效率。更重要的是，我們獨(dú)特的背面接面（Backside Contact）技術(shù)能夠維持與傳統(tǒng)正面供電下相同的閘極密度（Gate Density）、布局版框尺寸（Layout Footprint）和組件寬度調(diào)節(jié)的彈性，因此可以提供最佳的密度和速度上的優(yōu)勢(shì)，這也是業(yè)界首創(chuàng)的技術(shù)。”

相較于臺(tái)積電的N2P制程，A16在相同Vdd（工作電壓）下，速度增快8-10%，在相同速度下，功耗降低15-20%，晶片密度提升高達(dá)1.10倍，特別適用于具有復(fù)雜訊號(hào)線路和高密度供電線路的高效能運(yùn)算（High-Performance Computing，HPC）產(chǎn)品。

英偉達(dá)作為臺(tái)積電長(zhǎng)期且最重要的客戶之一，近年來其GPU和AI加速芯片幾乎全部由臺(tái)積電代工。此次若率先采用A16，將進(jìn)一步拉開其與競(jìng)爭(zhēng)對(duì)手在算力能效比上的差距。

有分析認(rèn)為，英偉達(dá)計(jì)劃將A16制程應(yīng)用于其下一代AI訓(xùn)練芯片，可能是Blackwell架構(gòu)的后續(xù)產(chǎn)品，或代號(hào)為“Vera”的新一代GPU架構(gòu)。隨著大模型參數(shù)規(guī)模持續(xù)增長(zhǎng)，訓(xùn)練和推理對(duì)算力的需求呈指數(shù)級(jí)上升，芯片性能的提升愈發(fā)依賴先進(jìn)制程的支持。A16制程的高密度和低功耗特性，將有助于英偉達(dá)在單芯片上集成更多CUDA核心、Tensor核心和高速緩存，同時(shí)降低數(shù)據(jù)中心的能耗成本。